系所成員
師資陣容
首頁 > 系所成員 > 師資陣容
研究專長:
半導體元件物理、深次微米前段元件製程、奈米元件製作、薄膜電晶體、超薄絕緣層製備、半導體晶圓潔淨技術
趙天生 教授
國立交通大學電子研究所博士
基礎大樓306室(SC306)

學歷:

國立交通大學電子工程 學士 (1985)

國立交通大學電子所 碩士 (1988)

國立交通大學電子所 博士 (1992)


 

經歷:

國立交通大學電子物理系主任 (2009-2011)

國立交通大學電子物理教授 (2002-)

國家奈米元件實驗室副主任 (2002-2004)

國立交通大學電子物理副教授 (2001-2002)

國立清華大學工程與系統科學學系兼任副、合聘教授 (1997-2001)

國科會國家毫微米元件實驗室副研究員、研究員 (1992-2001)


 

研究興趣:

Physics of Semiconductor Devices, Thin Films Deposition Techniques, ULSI Technology, Deep-Submicron Devices Fabrications, Ultra-thin Oxide Preparations, Ultra-clean Processes.

 

重要著作:
1.

 
T. Y. Lu, T. S. Chang, S. A. Huang and T. S. Chao,” Characterization of Enhanced Stress Memorization Technique on nMOSFETs by Multiple Strain-Gate Engineering,” IEEE Trans. On Electron Dev., 58(4), pp.1023-1028, Apr., 2011
 
2.

 
Y. H. Lu, P. Y. Kuo, J. W. Lin, Y. H. Wu, Y. H. Chen, and T. S. Chao, “High-Performance Poly-Si Thin-Film Transistors With L-Fin Channels,” IEEE Electron Dev. Letts. 33 (2), pp. 215-217, FEB 2012
 
3.


 
K. T. Wang, F. C. Hsueh, Y. L. Lu, T. Y. Chiang, Y. H. Wu, C. C. Liao, L. C. Yen, T. S. Chao, “Novel 2-Bit/Cell Wrapped-Select-Gate SONOS TFT Memory Using Source-Side Injection for NOR-Type Flash Array,” IEEE Electron Dev. Letts., 33(6), pp.839-841, JUN 2012
 
4.

 
Y. H. Chen, L. C. Yen, T. S. Chang, T. Y. Chiang, P. Y. Kuo, T. S. Chao, “Low-Temperature Polycrystalline-Silicon Tunneling Thin-Film Transistors With MILC,” IEEE Electron Dev. Letts., 34(8), pp.1017-1019, AUG 2013.
 
5.

 
P. Y. Kuo, Y. H. Lu, and T. S. Chao, “High-Performance GAA Sidewall-Damascened Sub-10-nm In Situ n(+)-Doped Poly-Si NWs Channels Junctionless FETs,” IEEE Trans.  on Electron Device, 61(11), pp. 3821-3826, 2014